AI関連産業にも波及するおそれ
TSMC、2nmと3nmチップ製造を大幅値上げの可能性。アップルやNVIDIAを直撃か
Share
世界最大手の半導体ファウンダリTSMCは、プロセスルール（回路線幅）の微細化につき最先端を走っており、その動向は今後のハイテク業界を大きく左右する。今のところ同社が量産に使う最先端プロセスは3nmであり、あと1～2年の内に2nm技術も投入する見通しだ。
そんななか、2nmと3nmともに大幅にコスト上昇する可能性が指摘され、萌芽しつつあるAI産業に影を落とすことが懸念されている。
台湾メディア聯合新聞網によると、2nmチップの製造コストは3nmと比べて約50％も跳ね上がるとのこと。ウェハー1枚当たり、チップ1つ当たりの生産コストも大幅に上昇し、高度な製造プロセスを占有する顧客であるアップルが影響を受けるのは必至だという。
その一方で、大手証券会社ゴールドマン・サックスはTSMCの3nmプロセス稼働率予想につき、2023年は40％から36％、71％から65％へと下方修正している。両年の生産能力の予想も、月産8万個/9万個から7万個/8万個に調整するとのことだ。つまり、3nmチップの生産力が絞られ、調達の難しさや価格の上昇に繋がる可能性もある。
これらチップ製造コストの上昇がアップルを直撃するのは当然だが、今後はNVIDIAやAMDなど、AIチップ関連企業にも波及する可能性がある。すでにNVIDIAはTSMCの5nmノードで製造したGPUやAIサーバー向けチップを販売しており、近いうちに3nmに移行することが自然な流れだろう。
実際、NVIDIAの次世代GPU「RTX 50」は、TSMCの3nmプロセスを採用するとの噂もある。現在のRTX 40に使われた5nm技術と比べれば、3nmは消費電力が25～30％削減され、トランジスタあたりの性能が10～15％アップし、面積が42％減り、密度が1.7倍に増加する可能性がある。
今のところ、2025～2026年の2nm 12インチウェハー/個のコストは約3万ドルに対して、3nmウェハーは2万ドルに留まると予想されている。だが、需要が生産能力を上回れば、より高価になるおそれもあるだろう。特にTSMCは、昨年は過剰なチップ在庫に苦しんでいただけに、供給能力の拡大には二の足を踏むとみられる。
ハイテク大手のAI関連各社とも、NVIDIAにチップ供給を依存することを避けるべく、独自開発のAIチップを相次いで発表している。だが、それらの製造を請け負うTSMCが生産増を渋り、あるいはチップ製造費を値上げすることで、AI産業の成長にブレーキがかかるのかもしれない。
